Q. 아날로그 회로설계 질문

답변 5

• P

  PRO액티브현대트랜시스

  코전무 ∙ 채택률 100%

  ---

  현재 스펙이면 삼성전자나 SK하이닉스 아날로그 회로설계 직무 기준으로 상당히 경쟁력 있는 편에 속합니다. 오히려 "부족한 점 찾기"보다 "강점을 어떻게 어필할 것인가"가 더 중요한 단계로 보입니다. 우선 학벌은 중경외시 학부에 한양대 석사면 충분히 좋은 평가를 받을 수 있는 수준입니다. 학점도 학부 3.99/4.5, 석사 4.2/4.5면 전혀 약점이 아닙니다. 회로설계 직무에서는 학점이 중요하지만 그보다 더 중요한 것이 실제 설계 경험인데, 질문자님은 Tape-out 2회와 졸업 연구 1회를 수행했다는 점이 매우 큰 강점입니다. 사실 회로설계 직무에서는 많은 지원자가 Cadence 툴 사용 경험이나 설계 프로젝트를 가지고 오지만, 실제 Silicon 검증까지 진행되는 Tape-out 경험은 생각보다 흔하지 않습니다. 면접관 입장에서는 논문 수보다도 "어떤 회로를 설계했고, 어떤 문제를 해결했으며, PVT Corner와 Monte Carlo 분석은 어떻게 진행했는가"를 더 깊게 물어보는 경우가 많습니다. 현재 스펙에서 상대적으로 아쉬운 부분을 꼽자면 두 가지 정도입니다. 첫 번째는 논문 실적입니다. 석사 졸업자 중 상위권 지원자들은 SCI 논문이나 국제학회 발표 경험을 보유한 경우가 있습니다. 다만 삼성전자나 하이닉스 회로설계 직무는 연구직이 아니라 개발직이기 때문에 논문이 필수는 아닙니다. 두 번째는 어학입니다. 토스 IH는 지원 자격 충족에는 충분하지만, 석사 지원자들 중에는 AL 또는 OPIc IH 이상 비율이 높은 편입니다. 물론 회로설계 직무에서는 어학이 당락을 결정하는 요소는 아닙니다. 종합적으로 보면 학벌: 상 학점: 상 설계 프로젝트: 상 Tape-out 경험: 상 논문: 중 어학: 중상 정도로 평가할 수 있습니다. 개인적으로는 지금 시점에서 어학 점수를 올리거나 자격증을 추가하는 것보다 Tape-out 프로젝트 내용을 완벽하게 정리하는 것이 훨씬 중요하다고 생각합니다. 면접에서는 "설계한 회로의 구조", "스펙 달성 과정", "실패 원인", "Layout 이후 발생한 문제", "Measurement 결과와 Simulation 차이" 같은 질문이 훨씬 깊게 들어오기 때문입니다. 현재 스펙이면 서류 경쟁력은 충분히 갖춘 상태로 보이며, 삼성전자와 SK하이닉스 회로설계 직무 지원자 평균 대비 크게 부족한 부분은 없어 보입니다. 오히려 논문 작성이 진행 중이라면 이를 마무리하고 전공 면접 대비에 집중하는 것이 가장 효율적인 전략입니다.

  ---
• 

  채택스포스코

  코전무 ∙ 채택률 78%

  ---

  안녕하세요. 멘티님. 반갑습니다. 삼성이나 하이닉스 아날로그 회로설계 쪽은 학벌이나 학점만으로 가르는 분위기보다는 실제로 어떤 블록을 얼마나 깊게 다뤄봤는지가 더 크게 보입니다. 말씀하신 정도면 학부와 석사 학점도 안정적이고 tape-out 경험이 3회면 지원자 중에서도 분명 경쟁력이 있는 편입니다. 다만 아쉬운 부분을 꼽자면 대외적으로 바로 보여줄 수 있는 성과가 아직 논문 쪽에 덜 쌓여 있다는 점과 영어 성적이 최상위권 지원자들에 비해 아주 강하게 보이진 않을 수 있다는 점입니다. 그래도 아날로그는 어학이 당락을 크게 좌우하는 분야는 아니어서 너무 걱정하실 부분은 아닙니다. 실무에서 보면 채용 담당자나 현업 면접관은 결국 회로를 얼마나 본인이 주도해서 설계했고 어떤 문제를 어떻게 해결했는지에 더 관심이 많습니다. 그래서 지금 단계에서는 스펙의 부족함을 숫자로 느끼기보다 본인 프로젝트에서 기초 설계 검증 디버깅 레이아웃 후 이슈 대응까지 얼마나 주도적으로 했는지를 잘 정리해두시는 게 훨씬 중요합니다. 저널은 있으면 분명 플러스이지만 없어도 치명적이진 않고 오히려 면접에서 설계 포인트를 깊게 설명할 수 있으면 충분히 만회가 됩니다. 지금 상태라면 지원 자체는 충분히 해보시구요. 부족한 부분은 논문보다도 프로젝트의 임팩트와 본인 기여도를 더 날카롭게 정리하는 쪽에 집중하시면 좋을 것 같습니다. 모쪼록 도움이 되셨다면 채택부탁드립니다. 감사합니다.

  ---
• 

  합격 메이트삼성전자

  코부사장 ∙ 채택률 81% ∙

  회사

  일치

  ---

  멘티님. 안녕하세요. ​학부와 석사 과정의 학점이 매우 훌륭하고 아날로그 회로설계 직무에서 가장 중요하게 평가하는 tape-out 경험을 2회나 보유하고 있어 스펙이 전혀 부족하지 않습니다. 대기업 석사 지원자 평균과 비교해도 실무 프로젝트 역량이 뛰어나기 때문에 논문 실적이 아직 없다는 점에 너무 불안해하실 필요가 없습니다. ​현재 작성 중인 저널 연구 내용을 자기소개서와 포트폴리오에 상세히 녹여내어 설계 검증 능력을 증명하는 방향이 좋습니다. OPIc IH 수준의 어학 성적도 지원 자격을 충족하기에 충분하므로 면접을 대비해 본인의 설계 기여도를 논리적으로 설명하는 연습에 집중하시기 바랍니다. ​응원하겠습니다.

  ---
• 

  취뽀도우미입니다대구교통공사

  코차장 ∙ 채택률 91%

  ---

  안녕하세요! 적어주신 스펙을 꼼꼼히 살펴보니, 삼성전자나 SK하이닉스의 아날로그 회로설계(설계/개발) 직무에 지원하기에 전혀 부족함이 없는, 오히려 매우 훌륭한 경쟁력을 갖춘 스펙입니다. ​취업 준비를 하다 보면 자연스레 불안해지기 마련이지만, 객관적으로 대기업 지원자 평균과 비교했을 때 어느 부분이 강점이고 어떻게 보완하면 좋을지 정리해 드리겠습니다. ​1. 현재 스펙의 압도적인 강점 ​Tape-out 2회 경험 (핵심 무기): 아날로그 회로설계 직무에서 석사 졸업생에게 가장 기대하고 높게 평가하는 것이 바로 '실제 칩을 만들어본 경험(Tape-out)'입니다. 이론상 시뮬레이션에 그치지 않고, 레이아웃을 거쳐 실제 공정(Foundry)을 타본 경험이 2회나 있다는 것은 실무 투입 시기를 크게 앞당길 수 있는 엄청난 강점입니다. ​매우 우수한 학점: 학부 3.99/4.5, 석사 4.2/4.5는 성실성과 전공에 대한 높은 이해도를 완벽하게 증명합니다. 특히 설계 직무는 기초 전공 지식(전자회로, 고체물리 등)을 깐깐하게 보는데, 이 부분에서 면접관들에게 강한 신뢰를 줄 수 있는 정량적 지표입니다. ​어학 성적 (IH): 삼성전자(주로 IM 레벨 이상 요구)와 SK하이닉스 이공계열 지원 자격을 넉넉히 충족하며, 전혀 마이너스 요소가 아닙니다. ​2. 스스로 아쉽다고 느끼는 부분 (논문/저널)에 대한 팩트 체크 ​논문보다 우선하는 것이 실무/설계 경험: 석사 지원자로서 저널이나 주요 컨퍼런스(ISSCC, VLSI 등) 1저자 실적이 있다면 당연히 '플러스 알파'가 됩니다. 하지만, 회로설계 분야에서는 "단순 시뮬레이션 기반 논문 1편"보다 "측정까지 완료된 Tape-out 경험"을 훨씬 더 높게 평가합니다. ​현재 작성 중인 저널 활용: 지원서와 포트폴리오에 '현재 연구 결과를 바탕으로 저널 작성 및 투고 준비 중'이라는 점을 명시하시면 됩니다. 면접관들은 논문 게재라는 결과 자체보다, 그 연구 과정에서 지원자가 겪은 문제 해결 과정에 더 관심이 많습니다. ​3. 향후 합격을 위한 보완 및 강조 포인트 ​결론적으로 스펙 자체를 더 채울 필요는 없습니다. 지금부터는 '가진 것을 어떻게 포장하고 증명할 것인가'에 집중하셔야 합니다. ​프로젝트의 깊이(Depth) 어필: 단순히 "Tape-out을 2번 해봤다"가 아니라, 어떤 공정 노드(Node)를 사용했는지, 전체 시스템 중 어떤 특정 블록(Block)의 설계를 주도했는지, 그리고 가장 중요한 측정(Measurement) 및 디버깅 결과가 어땠는지를 자소서와 포트폴리오에 상세히 풀어내야 합니다. 시뮬레이션 결과와 실제 칩 측정 결과 간의 오차를 분석하고 원인을 파악해 본 경험이 있다면 면접에서 무조건 유리합니다. ​Trade-off 해결 경험: 아날로그 설계는 면적(Area), 전력(Power), 성능(Performance) 간의 끝없는 타협(Trade-off)입니다. 프로젝트 과정에서 이 Trade-off를 어떻게 최적화했는지 본인만의 설계 철학을 정리해 두세요. ​현재 스펙은 서류 전형을 통과하기에 충분히 훌륭합니다. 직무 면접(전공 PT 등)에서 본인의 프로젝트를 논리적으로 방어할 수 있다면 좋은 결과가 있을 것입니다.

  ---
• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 78% ∙

  회사

  일치

  ---

  학점 학벌 전공 괜찮습니다. 프로젝트도 괜찮구요 다만 회설은 계약학과들이 몰려와서 삼성티오는 요즘 잘 안뽑는 추세고 이번에 하닉 수백대 설계채용이니 이쪽을 공략해보시면 좋을 듯 합니다. 영어도 괜찮으시구요 ㅎ 이번 하닉 기회를 잡아보면 좋은 결과 있을거에요 아날로그쪽은 석사 조금 더 쳐주기도하거든요 ㅎㅎ

  ---